AGC Schaltung 801 kHz mit TL072 und JFET
* Dateiname: agc_801khz.cir

* .include TL072.mod   $ Falls ein spezifisches Hersteller-Modell genutzt wird.
*                      $ Alternativ unten das universelle OPA-Modell.

* --- QUELLE & SPANNUNGSVERSORGUNG ---
* AM-moduliertes Signal: Träger 801 kHz, Modulation 5 kHz, AM-Index = 0.8 (80%)
V_IN     IN    0      AM(0 50m 5k 801k 0)
V_CC     VCC   0      DC 12
V_EE     VEE   0      DC -12

* --- SIGNALPFAD (Abschwächung & Puffer) ---
C1       IN    Net_C1 10nF
R1       Net_C1 HF_NODE 10k
R2       HF_NODE 0      10k

* Linearisierungsdiode im Signalpfad
D1       HF_NODE Net_D1 1N4148

* Der JFET als spannungsgesteuerter Widerstand
* Drain=Net_D1, Gate=AGC_CTRL, Source=GND (0)
Q1       Net_D1 AGC_CTRL 0 BF245B

* OPA1 als Puffer (Nicht-invertierender Verstärker, Av ≈ 2)
XU1      HF_NODE OPA1_FB AGC_OUT VCC VEE TL072_Ideal
R3       AGC_OUT OPA1_FB 1k
R4       OPA1_FB 0       1k

* --- REGELKREIS (Detektor & Zeitkonstante) ---
* D2 greift die negativen Halbwellen ab
D2       AGC_CTRL AGC_OUT 1N4148

* Zeitkonstante für 801 kHz Trägersiebung und Decay (Tau = 100µs)
C2       AGC_CTRL 0       1nF
R5       AGC_CTRL 0       100k

* --- MODELLE ---
.model 1N4148 D(Is=2.52n Rs=.568 N=1.752 Cjo=4p M=.4 tt=20n I挂=25m)
.model BF245B NJF(Vto=-3.5 Beta=1.4m Lambda=2m Cgs=5p Cgd=5p)

* Einfaches, stabiles Makromodell für den TL072 (Makro-Ebene für HF-Stabilität)
.subckt TL072_Ideal INplus INminus OUT Vpos Vneg
E_GAIN   OUT_INT 0 INplus INminus 200k
R_OUT    OUT_INT OUT 100
C_POLE   OUT 0 2nF   $ Limitiert die Bandbreite realistisch für ~3MHz GBW
.ends

* --- SIMULATIONS-STEUERUNG ---
.control
  * Transientensimulation: 2ms Gesamtdauer, um das Einschwingen der AGC zu sehen
  tran 100ns 2ms
  
  * Plots zur Verifikation im interaktiven Modus:
  * plot v(IN)          $ Das modulierte Eingangssignal
  * plot v(HF_NODE)     $ Das heruntergeregelte Signal vor dem OPA
  * plot v(AGC_CTRL)    $ Die erzeugte negative Regelspannung am Gate (-0.5V bis -3V)
  plot v(AGC_OUT)     $ Stabilisiertes Ausgangssignal
.endc

.end